（株）サイエンスフォーラム 私たちはintelligenceを提供します。


ANDOR
図書案内 セミナー案内 名著の復刻 S R F 購入・申込 お問い合せ メールマガジン 会社案内 Home
●アナログASIC設計ハンドブック

コードNO0168
発刊日1993年4月
編集主幹
青山　宏　日本電気（株）システムマイクロ事業部長
編集幹事
清水　義一　日本電気（株）システムASIC事業部第3設計部 部長
価　格50,400円（本体48,000円+税）
体　裁A4判上製 248頁
試　読
　可　 試読のお申込はこちらから
書籍の注文画面へ 執筆者一覧へ 詳細な内容を見る

アナログASICの基礎・設計環境からリニアアレイのノウハウをユーザサイドに立ってサポートした画期的技術書

■ 主要構成

第１部　アナログASIC設計の基礎
第２部　アナログASIC設計環境
第３部　リニアアレイの基礎と活用法
【発刊にあたって】

　デジタル全盛の中で、とかく忘れられがちなアナログ問題が、LSI設計の過程では常に大問題として存在し続けている。
　LSIの長期的なトレンドである大規模・高速・低電圧化等のニーズに応えてゆくには多くのアナログ的思考や手法が重要視されている。
　また、デジタル機能のワンチップ化が進むにつれ、その前後に位置するアナログ機能をもワンチップに取り込む方向が急速に進められており、いわゆるアナデジ混載LSI（Mixed Signal IC）が開発の重要なテーマとなってきている。 しかしながらアナデジ混載の開発を計画した瞬間から、開発者は大きな不安に包まれ始める。 機能、性能、プロセス、開発期間、歩留まり、コスト等々、いずれの面からも、MOSデジタルとは大きく異なった視点が必要となり、デバイスもMOSとは限らずBi-CMOS、バイポーラに広げての検討が要求される。
　もう一方の事情としては、ASICの問題がある。 ゲートアレイ、セルベースICなどデジタルのASICにおいては、その設計環境が年々大幅に改善され続けているにもかかわらず、本格的なアナログに取り組もうとすると、折角の設計環境に不具合が多く、アナログのASIC化を困難にしており、アナデジ混載の行く手を阻んでいる。
　今度発刊の運びとなった「アナログASIC設計ハンドブック」の構想は、最近のアナログをテーマとしたLSI開発にかかわる現状を上記のごとく受け止めてみたとき、LSIの設計人口が近年大幅に増強されているにもかかわらず、アナログ技術者、底辺拡大の必要性を感じ計画されたものである。
　アナログ技術に関するプロセス・回路の実情と、アナログASIC手法の例を記述することにより、ようやく立ち上がり始めたアナログASICへのアプローチの一助として、また今後が期待されるアナデジ混載のセルベースICへの応用に発展させていただければ幸いである。
＜青山　宏＞

■ 内容目次

第１部　アナログASIC設計の基礎

第１章　バイポーラLSIの基礎＜近藤　正樹＞
  1. PN接合の動作解析
    1.1　空乏層の解析
    1.2　PN接合の電気特性
  2. NPNトランジスタの動作解析
    2.1　NPNトランジスタの電気特性
    2.2　アーリー効果
    2.3　高注入水準
    2.4　トランジスタの高周波特性
    2.5　トランジスタの耐圧
    2.6　その他のアナログ特性
  3. NPNトランジスタモデル
    3.1　DCモデル
    3.2　寄生効果
    3.3　AC小信号モデル
    3.4　ノイズ・モデル
  4. その他のデバイス
    4.1　PNPトランジスタ
    4.2　抵抗
    4.3　コンデンサ
    4.4　ダイオード
    4.5　I2L

第２章　バイポーラLSIプロセス概論と開発動向＜小谷　俊幸＞
  1. 個別プロセス
    1.1　エピタキシャル成長
    1.2　酸化
    1.3　不純物導入
    1.4　フォトリソグラフィ
    1.5　薄膜形成
    1.6　エッチング
  2. バイポーラLSIプロセスフロー
    2.1　プレナ型トランジスタ
    2.2　ポリシリエミッタ型トランジスタ
    2.3　派生素子
  3. 複合プロセス
    3.1　素子分離技術
    3.2　浅接合技術
    3.3　多層配線技術
    3.4　パッシベーション技術
    3.5　自己整合技術
    3.6　結晶欠陥制御技術
  4. バイポーラLSI開発動向

第３章　アナログASIC回路設計基礎＜菅原　光俊＞
  1. バイポーラトランジスタ
    1.1　静特性
    1.2　VBE特性
  2. カレントミラー
    2.1　定電流回路（その1）
    2.2　定電流回路（その2）
    2.3　定電流回路（その3）
    2.4　定電流回路（その4、その5）
    2.5　バラツキの補償
  3. エミッタフォロア回路とダーリントン接続
    3.1　エミッタフォロア回路
    3.2　ダーリントン接続
  4. アンプを作る
    4.1　エミッタ接地回路（その1）
    4.2　エミッタ接地回路（その2）
  5. 差動アンプ
    5.1　基本動作
    5.2　アクティブ・ロード
    5.3　周波数特性
    5.4　スリューレート
  6. MOSアナログICの基本回路
    6.1　MOSアナログ回路を何に使う？
    6.2　静特性
    6.3　gm
    6.4　ゲート長変調
    6.5　バックゲート効果
    6.6　VTとそのバラツキ
    6.7　AC特性
  7. 特徴あるMOSアナログ回路
    7.1　高抵抗と分圧回路
    7.2　差動アンプ
    7.3　インバータ
    7.4　スイッチングコンパレータ
    7.5　アナログスイッチ
  8. MOSアナログ特性を向上させる方法
    8.1　大数の法則による方法
    8.2　スイッチングキャパシタフィルタ
    8.3　時間比を使う方法
    8.4　外付け素子を使う方法
    8.5　補正
    8.6　デジタルフィルタ
    8.7　オーバサンプリング・A／D、D／Aコンバータ

第４章　アナログASIC回路設計応用事例＜菅原　光俊＞
  1. 負帰還回路
    1.1　ボルテージフォロア
    1.2　非反転アンプ
    1.3　反転アンプ
    1.4　合成
    1.5　積分回路
    1.6　微分回路
    1.7　負帰還での注意
  2. オペアンプの内部回路
    2.1　簡単なオペアンプ
    2.2　PNP入力型オペアンプ（4558型）
    2.3　0Vから入力できるオペアンプ（842型）
  3. フィルタ
    3.1　アクティブフィルタ
    3.2　gmを用いたフィルタ
    3.3　リニアリティの改善
  4. 電源回路
    4.1　電源電圧に比例した電源回路
    4.2　安定化電源
    4.3　定電流回路
    4.4　微小電流源
    4.5　バンドギャップリファレンス回路（1）
    4.6　バンドギャップリファレンス回路（2）
  5. 発振回路
    5.1　CR発振回路
    5.2　マルチバイブレータ
  6. ロジック回路
    6.1　CMOSロジックの基本回路
    6.2　TTLロジック
    6.3　ECLロジック
    6.4　RTL
  7. 双差動回路
    7.1　ゲインコントロール
    7.2　アナログ乗算器
    7.3　整流・AM検波
    7.4　AM変調、周波数変換
    7.5　エクスクルーシブORと位相検波
    7.6　FM検波

第２部　アナログASIC設計環境

第１章　CADの現状と将来＜吉武　和樹＞
  1. アナログ回路設計のCAD
    1.1　設計環境の変貌
    1.2　シミュレーションとは
    1.3　シミュレーションプログラム
    1.4　SPICE
    1.5　アナログ回路設計の為のCADシステム
    1.6　アナログCADの問題点と対策
    1.7　アナログ回路CADの将来
  2. アナログレイアウト設計のCAD
    2.1　アナログレイアウトCADの概要
    2.2　レイアウト設計用CAD
    2.3　レイアウト検証のCAD
    2.4　レイアウトCADシステムの将来動向

第２章　CATの現状と将来＜成田　信幸＞
  1. アナログLSIのテスト
  2. テスト設計
  3. アナログASICのテスト環境
    3.1　テストプログラムの自動生成
    3.2　テストデータ処理
  4. テスト設計環境の課題

第３部　リニアアレイの基礎と活用法

第１章　アナログASIC開発動向＜清水　義一＞
  1. ICの分類とアナログASIC
  2. アナログASICの歴史
  3. 今なぜリニアアレイか？
  4. リニアアレイのポテンシャル
  5. リニアアレイの現状
    5.1　各社の製品ラインアップ概要
    5.2　リニアアレイの現状総括
  6. リニアアレイの開発動向
    6.1　高速化
    6.2　大規模化・低消費電力化
    6.3　高電圧・大電力化
    6.4　高精度化
    6.5　複合化

第２章　リニアアレイ（アナログマスタ）概論＜清水　義一＞
  1. アナログASIC（リニアアレイ（概論）
    1.1　リニアアレイの活用について
    1.2　リニアアレイの開発フロー
    1.3　アナログマスタのラインアップ
  2. リニアアレイ（アナログマスタ）の開発に際して
    2.1　リニアアレイ（アナログマスタ）の開発のためには

第３章　リニアアレイの開発環境と設計法＜清水　義一＞
  1. リニアアレイの開発環境
    1.1　ソフトシミュレーション
    1.2　ハードシミュレーション
  2. リニアアレイの設計法
    2.1　概要
    2.2　設計手法
    2.3　設計上の留意点

第４章　リニアアレイの応用法＜清水　義一＞
  1. リニアアレイのメリットと用途
  2. リニアアレイの応用分野
  3. 応用事例
  4. 開発形態について
  5. NECでの応用例

第５章　アナログ−ディジタル混在ASICの開発動向＜清水　義一＞
  1. 市場動向
  2. 技術動向
    2.1　商品開発
    2.2　開発環境
  3. アナログ・デジタル混在ASICの問題点と今後
    3.1　回路シミュレーション
    3.2　テスト
    3.3　ノイズ

第６章　アナログASICの今後の展開＜二見　治司＞
  1. アナログマスタ
    1.1　大規模化への対応
    1.2　高機能化への対応
    1.3　Bi-CMOSアナログマスタ
  2. 回路設計工程の改善
  3. レイアウト設計の自動化
  4. チップサイズ縮小化への対応

このページの先頭へ

■ 執筆者一覧（敬称略、肩書等は発刊時のものです）
　
■ 編集主幹
青山　宏日本電気（株）システムマイクロ事業部長
　
■ 編集幹事
清水　義一日本電気（株）システムASIC事業部第3設計部 部長
　
■ 執筆者（執筆順）
青山　宏日本電気（株）システムマイクロ事業部長
近藤　正樹日本電気（株）マイクロコンピュータ事業部共通デバイス技術部 主任
小谷　俊幸山形日本電気（株）拡散技術部 技術課長
菅原　光俊日本電気（株）システムマイクロ事業部第4設計部 技術課長
吉武　和樹日本電気（株）ULSIシステム開発研究所CAD応用技術部 部長
成田　信幸日本電気（株）システムASIC事業部第3設計部 主任
清水　義一日本電気（株）システムASIC事業部第3設計部 部長
二見　治司日本電気（株）マイクロコンピュータ事業部共通回路開発部 主任

書籍の注文画面へ このページの先頭へ
図書案内 セミナー案内 S R F 名著の復刻 購入・申込 メールマガジン お問い合せ 会社案内 Home